L'Agence nationale de la recherche Des projets pour la science

Investissements d'avenirProjets financés


Minatec Novel Devices Scaling Laboratory (MINOS Lab)


Action : Laboratoires d'excellence


N° de convention : 10-LABX-0055

Informations générales

  • Référence projet : 10-LABX-0055
  • RST : Olivier JOUBERT
  • Etablissement Coordinateur : Université de Grenoble (COMUE)
  • Région du projet : Auvergne-Rhône-Alpes
  • Discipline : 2 - SMI
  • Aide allouée : 7 500 000 €
  • Date de début du projet : 13/04/2011
  • Date de fin du projet : 12/12/2019
  • Mots clés : Nanoélectronique, mémoires, FDSOI, nouvelles architectures, miniaturisation

Résumé du projet

MINOS Lab exploite le potentiel de classe mondiale des plates-formes 200mm et 300 mm du LETI-CEA où des concepts originaux et des nouveaux matériaux peuvent être intégrés. MINOS Lab étudie les verrous technologiques envisagés pour la miniaturisation des composants nanoélectroniques. Après  de nombreuses années de recherche et de développement de la technologie FDSOI, l’année 2016 a vu l’annonce du premier produit grand public contenant une puce à base de 28FDSOI produite dans les usines de STMicroelectronics pour la compagnie Sony. Dans ce contexte de forte effervescence industrielle, l’écosystème grenoblois s’est focalisé sur le développement des modules pour les prochaines générations. Durant l’année 2016, un effort important a été consacré à l'étude des dispositifs d'architectures alternatives (AAD)  allant au-delà des transistors planaires FDSOI standard. Ainsi, des Tunnel FET à nano-fils avec homo- et hétéro- structures Si/SiGe obtenu par VLS ont été fabriqués et caractérisés. D’autre part, un grand effort a été consacré à la fabrication, la caractérisation et à la simulation de dispositifs MOS à canal III-V. Dans le domaine des mémoires, Les principaux axes de travail ont portés sur: l’analyse électrique de l’architecture VRRAM, l’étude d’applications neuromorphiques, et enfin le développement de nouvelles architectures PCM. Dans le domaine des technologies de patterning l’effort de MINOS s’est porté sur la technologie Smart Etch qui consiste à modifier le matériau par implantation d'ions He ou H, puis à graver la couche modifiée dans un réacteur downstream « Frontier ». Cette technologie prometteuse est développée dans le cadre d’un partenariat très étroit avec la société Applied Materials. Dans le domaine de la caractérisation électrique et de la modélisation,  un effort important a été consacré à la caractérisation et à la simulation de dispositifs MOS à canal III-V et FDSOI. 

(L'auteur de ce résumé est le coordinateur du projet, qui est responsable du contenu de ce résumé. L'ANR décline par conséquent toute responsabilité quant à son contenu.)